OPAL-RT社のHILシステムの特徴

CPU/FPGAハイブリッドモデル対応HILシステム

OPAL-RTのHILシステムは、CPUモデルとFPGAモデルのハイブリッドモデルを実行する事が出来ます。
XILINX社製FPGAの実行速度を活かした高速なパワエレ回路・モータモデルと、Intel社製XEON CPUのパフォーマンスを活かした大規模な数式・系統モデルを同時に実行し、相互に通信を行い、連携する事が出来ます。

OPAL-RTのFPGAテクノロジー"eHs"は、専用回路エディタ"SchematicEditor"で簡単にパワエレ回路を作製する事が出来ます。
FPGAモデルにありがちな、数時間～数日にも及ぶ長大なコンパイルは無く、数舜～数分程度でビルドが完了します。

MATLAB® Simulink®ベースHILシステム

OPAL-RTのHILシステムは、最大８つのI/Oモジュール・スロットを備えており、アナログ入力／出力、デジタル入力／出力モジュールを自由に選択肢て搭載する事で、カスタマイズされた、多チャンネルI/Oへの対応が可能です。

HILシステムのCPUは４コア、８コア、１６コアから選択可能で（※OP5707XGの場合）、MATLAB® Simulink®で作製した大きな数式モデルも、複数コアに分割して同時実行する事が可能です。
"ARTAMiS"に、"ARTEMiS SSN"を追加する事で、SimScapeElectricalを使用したも複数コアに対応する事が出来る様になり、更に長距離送電にも対応可能となります。

"Orchestra"ソルバーを追加する事で、協調シミュレーション(CO-SIMULATION)に対応させる事も可能です。（例：８枚全てをデジタル入力に割り当てた場合、32ch×8 = 256ch）
OPAL-RTのHIL筐体は、拡張ボックスを追加する事で、更に多くのI/Oチャンネル数に拡張する事も可能です。

多チャンネル対応

自由にレイアウトしたI/Oモジュールの各入出力チャンネルは、筐体背面のD-SUBコネクタ上の各ピンに割り当てられます。
これらの各チャンネルは、RT-LABのSimulinkモデルおよび、eHS SchematicEditorの電源、電圧・電流計、モータのセンサーに、自由に割り当てて使用する事が出来ます。

HIL接続と同時にオシロで波形を観測可能

通常のHIL筐体は、一旦、実機コントローラとHIL接続してしまうと、その間で交わされる電気信号をオシロで観測する事が出来ません。もしくは、専用の回路の作製が必要となります。
OPAL-RTのHIL筐体は、オシロ接続用ポートを備えており、任意の４チャンネル(×4)をオシロに接続して波形観測する事が可能です。

リアルタイムMIL

RT-EVENTSとは、1TS(Time Steps)間に発生したパルスのUp/Downを補完して、固定ステップのリアルタイムモデル上でのPWM生成に対応するRT-LAB用の機能です。
これを用いる事で、HILシステムのモデルでPWMを生成する事が出来る様になり、RCPへの対応も可能となります。
RCP用のコントローラモデルと、HIL用のプラントモデルを利用する事で、１筐体に一人二役を担わせる"リアルタイムMIL"(ループバックテスト)が可能となります。




株式会社 NEAT

Opal-RT Technologies,Inc.